O noua strategie de proiectare pentru fabricarea dispozitivelor electronice 2-D folosind dielectrice ultratinice

| Electro | ianuarie 7, 2020

Semiconductorii 2-D ar putea avea aplicatii foarte utile, in special ca materiale de canal pentru tranzistoarele cu putere mica. Aceste materiale prezinta o mobilitate foarte mare la grosimi extreme, ceea ce le face alternative deosebit de promitatoare pentru siliciu in fabricarea electronica.

Cercetatorii de la Universitatea Nanjing din China au prezentat recent o noua strategie pentru a depasi aceasta limitare, permitand in cele din urma depunerea dielectricilor de poarta pe semiconductori 2-D. Intr-o lucrare publicata in Nature Electronics, acestia au raportat succesul ALD al dielectricelor de inalta poarta pe semiconductori 2-D folosind un cristal molecular ca strat de insamantare.

„Cercetarea noastra incearca sa rezolve problema integrarii dielectrice a portilor de inalta calitate pentru tranzistoarele 2-D”, a declarat pentru TechXplore Xinran Wang, unul dintre cercetatorii care au efectuat studiul. „In tranzistorii Si de ultima generatie, grosimea efectiva a oxidului (EOT) a fost redusa pana la sub-1 nm. In prezent, exista un decalaj mare intre materialele 2-D si Si in ceea ce priveste EOT, densitate a starii interfetei (Dit) si a scurgerii portii. Daca se doreste sa se impinga serios tehnologia de tranzistor 2-D, acest decalaj trebuie depasit. ”

„Cred ca cel mai semnificativ rezultat al nostru a fost ca am reusit sa obtinem un EOT de 1 nm in materiale 2-D”, a spus Wang. „Se crede pe larg ca canalul 2-D poate reduce consumul de energie al tranzistoarelor in comparatie cu semiconductorii in vrac. Cu toate acestea, pentru a obtine asta, trebuie sa folosim aceeasi tensiune de functionare, iar tranzistoarele pot fi oprite brusc (oscilarea subterana) aproape de 60 mV / dec). Ambele cantitati depind foarte mult de calitatea si grosimea dielectricului de poarta. Studiul nostru demonstreaza cu adevarat potentialul semiconductorilor 2-D fata de electronice cu putere redusa. ”

„Cred ca mai este mult loc pentru imbunatatiri”, a spus Wang. „De exemplu, tranzistorul Dit in tranzistori 2-D este inca ~ 2 ordine de marime mai mare decat Si CMOS. In plus, ar fi excelent sa se reduca si mai mult EOT la ~ 0.8nm folosind oxizi cu un nivel mai mare de k. In sfarsit, compatibilitatea din materialele pe care le-am dezvoltat cu procesele CMOS existente raman, de asemenea, de studiat „.

GD Star Rating
loading...

87 Vizualizari, 1 astazi

  

Conecteaza-te cu noi pe Facebook!